

PATENT ABSTRACTS OF JAPAN

(11)Publication

00274029 A

number:

(43) Date of publication of application:

05.12.1991

(21)Application number: 2074433

(71)Applicant:

SANYO ELECTRIC CO

(22)Date of filing:

23.03.1990

(72)Inventor:

YAMADA TSUTOMU

(51)Int. CI

G02F 1/136

(54) THIN FILM TRANSISTOR ARRAY OF ACTIVE MATRIX TYPE DISPLAY DEVICE AND PRODUCTION THEREOF

(57) Abstract:

PURPOSE: To form a capacity element of an extremely small occupying area in a picture element region by forming an auxiliary capacity electrode of a metallic film of tantalum, coating the surface thereof with tantalum oxide and forming the capacity insulating film between the auxiliary capacity electrode and the picture element electrode of the tantalum oxide film. CONSTITUTION: A gate insulating film 4 on the auxiliary capacity electrode 3 of the tantalum coated with the surface oxide film 31 of the auxiliary capacity electrode consisting of the tantalum oxide is removed to expose the surface oxide film 31 of the auxiliary capacity electrode across the region C. Although the auxiliary capacity electrode 3 consisting of the opaque tantalum metal exists within the picture element region of the picture element electrode 8 in the capacitor element of this region C, the dielectric material of the capacitor element consisting of this auxiliary capacity electrode 3 and the picture element electrode 3 as respective electrodes is constituted of only the one layer of the surface oxide film 31 of the auxiliary capacity electrode of the tantalum oxide having a high dielectric constant, by which the capacity value of the capacitor element is greatly increased. In addition, the designing of this element to the extremely small area is possible. The degradation in the effective light transmittance in the picture element region is suppressed.COPYRIGHT: (C)1991,JPO&Japio

⑲ 日本国特許庁(JP)

① 特許出願公開

② 公 開 特 許 公 報(A) 平3−274029

50 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月5日

G 02 F 1/136

500

9018-2K

審査請求 未請求 請求項の数 3 (全5頁)

会発明の名称

アクテイプマトリクス型表示装置の薄膜トランジスタアレイ及びそ の製造方法

②特 顧 平2-74433

②出 願 平2(1990)3月23日

⑩発明 者

ப்ப 🖽

努

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

⑪出 願 人 三洋電機株式会社

大阪府守口市京阪本通2丁目18番地

邳代 理 人 弁理士 西野 卓嗣 外2名

明和智

1. 発明の名称

アクティブマトリクス型表示装置の 専膜 トランジスタアレイ及びその製造方法

2. 特許請求の範囲

(1) 絶縁 基板上にゲート電極、ゲート絶縁膜、 非結晶半導体膜、ソース電極及びドレイン電極、 を積層形成した薄膜トランジスタと、跛トランジ スタのソース電極に結合した顕素電極と、該画素 電極に容量絶縁膜を介して積層される補助容量電 極とを備えたアクティブマトリクス型表示装置の 専膜トランジスタアレイに於て、

上記額助容量電極はタンタル金属膜にて形成され、 該金属表面には酸化処理による酸化タンタルが被収されており、 補助容量電極と画素電極との間の容量絶縁膜を該酸化タンタル被収のみで形成したことを薄膜トランジスタアレイ。

(2)上記ゲート電極は上記補助容量電極と同一 のタンタル金属膜にて同時形成され、これら両電 極表面が酸化タンタルで被裂されたことを特徴と した請求項1記載の薄膜トランジスタアレイ。

(3) 絶縁基板上に第1金属膜からなるゲート電極とこれにつながるゲート配線、並びに補助容量 電極とこれにつながる補助容量配線を同時形成す る第1金属膜パターン形成工程、

上記第1金属膜の内、ゲート配線の端子部を除き、且つ少なくとも補助容量電極の表面を酸化処理して、該電極を被覆する金属酸化膜を形成する第1金属表面酸化処理工程、

該酸化処理工程後に、基板全面にゲート絶縁膜を成版する絶縁膜成版工程、

上記ゲート電極位置のゲート絶縁膜上に、所定 パターンの非結晶半導体膜を形成する半導体膜パ ターン形成工程、

金属酸化胶で被収されていないゲート配線端子部、及び金属酸化膜で被収されている補助容量電極上の上記ゲート絶縁脈を除去する絶縁膜除去工程。

上記非結晶半導体膜上に第2金属からなるソース電極とドレイン電極を形成すると同時に、上記

ゲート絶嫌膜から露出した上記ゲート配線端子部上に該第2金属からなるゲート配線端子を形成する第2金属パターン形成工程、

上記第2金属パターン形成工程前、またはその 後に、ソース電極と結合されるべく数けられる選 明導電膜からなる画素電極を少なくとも上記ゲー ト絶縁膜から露出した金属酸化膜被膜を有する補 助容量電極上に形成する透明導電膜パターン形成 工程、

を備えた轉膜トランシスタアレイの製造方法。 3. 発明の詳細な説明

(イ)産業上の利用分野

本発明は、アクティブマトリクス型表示装置の 専膜トランシスタアレイ (以下TFTと称する) に188する。

(ロ) 従来の技術

近年、アクティブマトリクス型の表示装置、特にアクティブマトリクス型液晶表示装置が開発され、この装置を用いた液晶TVが実用化されている。

容量素子を付加したものであるので、TFTのオフ期間の画像信号の保持特性が向上し、表示品質の高い扱示装置が実現できる。

また一方、TFTのオフ期間の画像信号の保持特性が向上を図る容量素子を隣接ゲート配線と画素電極からこの隣接ゲート配線上に秘縁膜を介して延在した電優とを容量電極とした容量素子を付加したものが存在する。このような容量素子の誘電材料としては、特朋平1-102525号公報に開示されているように、酸化タンタルと窓化シリコンの2重層を構成要素とする事が提案されている。

特開平1-102525号公報に開示の如き2 重誘電材料を用いた容量素子は、酸化タンタルの 比誘電率が高い値(22)であっても、窒化シリコンのその値が低い値(6.4)であるので、実効比誘電率の値が10程度となり、さほど誘電率の向上が望めないものであったが、上述の如く回 業電極自体を容量電板として用いていないので、 容量素子の実効而積を極端に狭くする必要がない このようなアクティブマトリクス型の液晶表示 装置は、液晶セルの一方のセル基板を画案電極対 応の群膜トランシスタアレイ基板とし、他方のセ ル基板を対向電極基板としたものである。

従来のアクティブマトリクス型表示装置の薄膜 トランシスタアレイの 1 画素単位の断面構造を第 3 図に示す。

このような従来の薄膜トランジスタアレイは、 価素電極7と補助容量電極3とを容量電極とした

ため、隣接ゲート配線と画素電極からこの隣接ゲート配線上に絶縁膜を介して延在した電極との重なり面積を十分広く設定することで容量値を補う ことができる。

しかしなから、第3図の如き容量素子の補助容量電極3をゲート電極2と同1の不透明の食風材料で形成して製造工程の簡略化を図る場合には、この補助容量電極をできるだけ狭く設計しないと透過型の表示装置、例えば液晶表示装置を実現することはできないので、従来以上に容量値の高い容量素子が必要となる。

(ハ) 発明が解決しようとする課題

本発明は、上述の点に鑑みてなされたものであり、容量値の高い容量素子を組み込んで、狭い実 効面積の容量素子でも、TFTのオフ期間の画像 信号の保持特性の高いアクティブマトリクス型要 示装置の専膜トランジスタアレイ及びその製造方 法を提供するものである。

(二) 課題を解決するための手段

本発明のアクティブマトリクス型表示装置の部

膜トランジスタアレイは、絶縁遊板上にゲート電極、ゲート絶縁膜、非結晶半導体膜、ソース電極及びドレイン電極、を積層形成した薄膜トランジスタと、該トランジスタのソース電極に結合した 動業電極と、該画業電極に容量絶縁膜を介して積 層される補助容量電極とを備えたものであって、

上記補助容量電極はタンタル金属膜にて形成され、該金属表面には酸化処理による酸化タンタルが被覆されており、補助容量電極と國素電極との間の容量絶縁膜を該酸化タンタル被覆のみで形成したものである。

更に、本発明のアクティブマトリクス型表示装置の 専験トランシスタアレイの製造方法は、以下の工程を備えるものである。

絶縁基板上に第1金風膜からなるゲート電極と これにつながるゲート配線、並びに補助容量電極 とこれにつながる補助容量配線を同時形成する第 1金属膜パターン形成工程、

上記第1金属膜の内、ゲート配線の端子部を除き、且つ少なくとも補助容量電極の表面を酸化処

助容量電極上に形成する透明導電膜パターン形成 工程。

(ホ)作用

本発明のアクティブマトリクス型表示装置の時限トランシスタアレイによれば、顕素電極自体を一方の容量電極として用いていなからも、その誘電材料に高誘電率の酸化タンタル膜のみを採用しているので、他方の容量電極である補助容量電極の存在による実効的な光透過率の低下を抑制できる。

又、本発明のアクティブマトリクス型表示装置の時膜トランシスタアレイの製造方法によれば、 TFTのゲートと同時に形成した金鷹材料からなる 都助容量電極の表面を酸化処理するだけで、容量素子の誘電材料層を形成でき、しかも工程中でこの誘電材料層上に形成されるTFTのゲート総繰 膜は、ゲート配線の端子部をゲート総繰 膜から 露出させるための絶縁膜除去工程で同時に除去できるので、酸化処理工程の付加だけで容量素子を 理して、該電極を被覆する金属酸化酸を形成する 第1金属表面酸化処理工程、

該敵化処理工程後に、基板全面にゲート絶縁膜を成践する絶縁膜成膜工程、

上記ゲート電極位置のゲート絶縁膜上に、所定 パターンの非結晶半導体膜を形成する半導体膜パ ターン形成工程。

金属酸化膜で被覆されていないゲート配線場子 部、及び金属酸化膜で被覆されている補助容量電 極上の上記ゲート絶縁膜を除去する絶縁膜除去工程。

上記非結晶半導体膜上に第2金属からなるソース電極とドレイン電極を形成すると同時に、上記 ゲート絶縁膜から露出した上記ゲート配線端子部 上に該第2金属からなるゲート配線端子を形成す る第2金属パターン形成工程、

上記第2金属パターン形成工程前、またはその 後に、ソース電極と結合されるべく取けられる透 明導電膜からなる画素電極を少なくとも上記ゲー ト絶縁膜から露出した金属酸化膜被膜を有する柳

得ることができる。

(へ) 実施例

第1図に、本発明のアクティブマトリクス型表示装置の薄膜トランジスタアレイの画業単位の平面図を示す。更に、第2図(a)に第1図のIIーII級に沿った断面図を示し、同図(b)に該アレイ基板場部に於けるゲート配線場子構造に断面図を示す。

これらの図の構造を製造工程に従って、以下に. 解説する。

①ゲート電極2及び補助容量電極3の形成

第1金属族(タンタル)をガラスからなる絶縁 基板1上に成版し、これをパターニングする第1 金属族パターン形成工程によって、TFTのゲート 電極2 とこれにつながるゲート配線 2 **、並び に容量素子の一方の電極をなす補助容量電極3 と これにつなかる補助容量配線3 **を同時に形成する。

②<u>ケート電極表面酸化膜21及び補助容量電極</u> 表面酸化膜31の形成 上記第1金属膜の内、ゲート配線2、の端子部を除き、その表面を陽極酸化処理する第1金属表面酸化処理工程によって、2000人程度の膜厚の酸化タンタルからなるゲート電極表面酸化膜21及び容量素子の誘電材料層をなす補助容量電極表面酸化膜31を形成する。尚、第2図(b)のゲート配線2、の端子部Pの酸化処理回避は、この部分にあらかじめレジストなどのマスクを施しておく事で可能になる。

③ゲート絶縁膜皮膜4の皮膜

プラズマCVD法による窒化シリコンの絶縁膜 成膜工程によって、TFT用のゲート絶縁膜4を 基板全面に成膜する。

①非結晶半導体膜5の形成

上記絶縁膜成膜工程に連続して、プラズマCVD法でアモルファスシリコン膜を成膜し、さらにこれに連続して、同じくプラズマCVD法で燐などのN型不純物を導入したN型不純物アモルファスシリコン膜を成膜する。この様に積層成膜された岡アモルファスシリコン膜をパターニングする

この絶縁膜4から露出した補助容量電極表面酸化膜31との上に形成する。これによって、補助容量電極表面酸化膜31上に存在する第1図の領域Cに該当した西素電極7の領域が他方の容量電極となる。

①ソース電極8及びドレイン電極9の形成

第2金属膜(アルミ)を全面被着し、これをパターニングする第2金属パターン形成工程によって、TFT用の上記不純物非結品半導体膜6上にソース電極とドレイン電極を形成すると同時に、上記ゲート配線端子部P上に該第2金属からなるゲート配線端子10を形成する。

图 不純物非結晶半導体膜 6、6の分離

上記半導体膜パターン形成工程で非結品半導体膜5とともにパターニングされた不純物非結品半導体膜6をソース電極8、ドレイン電極9をマスクとしてエッチング除去することによって、両電極下で非結品半導体膜5に対するソース及びドレインコンタクト領域となる分離された不純物非結

半導体膜パターン形成工程によって、TFTの上記ゲート電極2位限のゲート絶縁膜4上に、TFT用非結晶半導体膜5と不純物非結晶半導体膜6 (この不純物非結晶半導体膜6は使工程で図示の如くソース及びドレインコンタクト領域に分離される)との積層構造体を形成する。

⑤ゲート絶縁膜4の部分的除去.

窓化シリコンからなる上記ゲート絶縁膜4をパターニングする絶縁膜除去工程によって、酸化タンタルで被覆されていない第2図(b)のゲート配線2'の端子部P上のゲート絶縁膜4を除去してこの端子部Pを露出されると同時に、酸化タンタルの補助容量電極表面酸化膜31で被覆されたタンタルの補助容量電極表面酸化膜31で級域Cに渡って補助容量電極表面酸化膜31を露出させる。

⑤ 囲素電振 7 の形成

ITOなどの透明導電材料膜を成膜し、これを パターンニングする透明導電膜パーン形成工程に よって、透明な幽繁電極を上記ゲート絶縁膜4と

晶半導体膜6、6が得られる。

以上の工程順の説明では、画案電極 7 を形成した後に、ソース電極 8 及びドレイン電極 9 を形成したが、この工程順は逆でもよく、結果として、ソース電極 8 の一部と画案電極 7 の一部が重畳して電気的に結合できれば良い。また、この実施例では、単にオーミックコンタクトを図るために不純物非結品半導体膜 6、6 を設けたが、必ずしも必要でない。

以上の如くして得られた第1図の領域Cの容量 素子は、不透明なタンタル金属からなる補助容量 電極3が画素電極8の画素領域内に存在するもの の、この補助容量電極3と囲素電極8とを各電極 として容量素子の誘電材料を高誘電率(比誘電率 が22)の酸化タンタルからなる補助容量電極多 が22)の酸化タンタルからなる補助容量を が22)の酸化タンタルからなる補助容量を できるので、その面積を非常に狭く設計でき、 になるので、その面積を非常に狭く設計でき れによって、画素領内の実効的な光透過率の低下 を抑制できる。例えば、特開平1-10255

特開平3~274029 (5)

号公報開示の容量素子(酸化タンタル膜と窒化シリコン膜の2層構造の比誘電率:10)に比べて本発明実施例の容量素子は、比誘電率が22の酸化タンタル膜のみを誘電材料を用いているので、誘電率の厚みが半減し、非誘電率が倍増しているため、4倍以上の容量値を持ち、これによって、
が以下の面積の容量素子でこの従来素子と同等の 画像信号の保持能力を発揮できる。

また、以上の如くして得られたTFTは、ゲート電極2上にゲート電極表面酸化酸21とかかが、が一ト電極表面酸化酸21は必ずしも必要とはがから、空化があるとはがから、空化の歪みが生じるがは、大ない。しかしながら、空どの歪みが生じんがある場合には、安定した膜質を持つ酸化原21をがからなるゲート電極表面酸化膜21をかからなるゲート電極表面酸化膜21をが望めた。では、TFTの偏額性の向上が望める。但し、空化シリコンからなるゲート絶縁膜はは、プラズマCVD法によりこの上に連続形成るの膜フェスシリコンの非結品半導体膜5の膜質

素子を画素領域に形成することが可能なアクティ ブマトリクス型表示装置の専腹トランジスタアレ イを実現でき、そのための製造工程に於ける負担 増加も少なくてよい。

4. 図面の簡単な説明

第1 図は本発明のアクティブマトリクス型表示 装置の再膜トランジスタアレイの画案単位の平面 図、第2 図は第1 図の II - II 線に沿った断面図、 第3 図は従来装置の断面図である。

1 … 終録基板、 2 … ゲート電極、 3 … 輸助容量 電極、 4 … ゲート絶縁膜、 5 … 非結晶半導体膜、 7 … 四素電極、 8 … ソース電極、 9 … ドレイン電 極、 1 0 … ゲート端子、 2 1 … ゲート電極表面酸 化膜、 3 1 … 補助容量電極表面酸化膜。


> 出顧人 三洋電機株式会社 代理人 弁理士 西野卓嗣 (外 2 名):


の安定化に必要である。即ち、もし酸化タンタル 膜上にアモルファスシリコン膜を直接形成すると アモルファスシリコン膜の酸化タンタル膜との接 合面でのアモルファス構造に歪みが生じ、電子移動 変に変調を来してTFT特性を劣化させる惧れ があるので、上記ゲート絶縁膜 4 を備えるのが好ましい。

更に、上述の実施例に於ては、第1金属として タンタルを用いたが、本発明製造方法では、これ に限定されることなく、表面酸化処理が可能な金 属、例えばアルミニウムが使用でき、この場合に はゲート電極2及び補助容量電極3がアルミニウ ム、ゲート電極表面酸化膜21及び補助容量電極 表面酸化膜がアルミニウムを腸極酸化したアルミ ナで構成できる。アルミナの比透電率は、8.6 程度であるが、腸極酸化処理電圧制御によって、 100~500人に薄膜成形できるので、容量値の高い 容量素子が得られる。


(ト)発明の効果

本発明によれば、占有面積の極めて小さい容量









【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第2区分 【発行日】平成10年(1998)10月23日

【公開番号】特開平3-274029 【公開日】平成3年(1991)12月5日 【年通号数】公開特許公報3-2741 【出願番号】特願平2-74433 【国際特許分類第6版】 G02F 1/136 500

[FI]

G02F 1/136 500

手統確正要(自発)

平成8年2 月27日

通

特許庁長官 殷

1. 事件の表示

平成2年特許町第074488号

2. 補正をする者

事件との関係 特許出頭人

8 務 (188) 三洋電機株式会社

代表者 高野 泰明

3.代理人

住 所 群馬県芭豪郡大泉町坂田·丁目1番1号 三洋電機株式会社 情報通信事業木都

氏 名 (7679) 并租士 安富 朝二

連絡先: 電話(03)5684-3268 知的財產部駐在

(1)明和書の「特許請求の集団」の棚。 (2)明和書の「発明の詳細な説明」の個。

5、雑正の内弦

(1)「特許請求の範囲」を別紙の通り補正する。

(2)-イ) 明細書第6頁第20行乃至第7頁第11行を下記の通り初正する。

「 本発明のアクティブマトリクス型表示装置の剪膜トランジスタアレイ は、絶縁基权上にゲート電磁、ゲート絶縁膜、非松晶半導体膜、ソース 電極及びドレイン電極、を精想形成した薄膜トランジスタと、盆トラン ジスタのソース電極に結合した資素電板と、該画景電値に容量絶縁膜を 介して機能される権助容益電極とを備えたアクティブマトリクス引表示 装置の薄膜トランジスタアレイに於て、上記補助容量電極は設面酸化処 昭が可能な金国旗にて形成され、弦金属表面には酸化処理による表面積 化膜が破覆されており、希助容量電振と阿索電振との間の容量治療原本(注: 注: 該表面酸化被理のみで形成したものである。

また、上記ゲート電極は上記補助容量電極と同一の表面酸化処理が可 能な金属膜にて同時形成され、これら両電極表面が表面酸化膜で被覆さ れたものである。」

(2)・ロ) 明細書第9頁第7行を下記の通り箱正する。

配

「電材料に高額電串の表面限化処理が可能な金両膜の表面酸化膜のみを探 用し」

以上

<特許研収の範囲>

(1) 絶縁基質上にゲート電極、ゲート絶数級、非結晶半導体線、ソース電極及びドレイン電腦、を観層形成した薄膜トランジスタと、駄トランジスタのソース電極に結合した回業電極と、数回業電極に容量地線版を介して破層される抽動容量電極とを備えたアクティブマトリクス型表示装置の薄積トランジスタアレイに終て、

上記補助容量電系は<u>表面體化処理が可慮な</u>金属酸にて形成され、複合調液面に は酸化処理による<u>表面健化限</u>が被覆されており、補助容量電極と回彙電極との関 の容易絶離觀を該<u>表面酸化</u>核覆のみで形成したことを特徴とする薄膜トランジス タエレイ。

- (2) 上記ゲート電極は上記補助容量電極と同一の<u>表面酸化処理が可能な</u>金属 原にて同時形成され、これら両電無接面が<u>表面酸化膜</u>で被覆されたことを特徴と した前求項1に記載の薄膜トランジスタアレイ。
- (3) 地縁釜従上に第1金属からなるゲート電極とこれにつながるゲート配盤、 並びに輸助容量階極とこれにつなかる補助存故配線を同時形成する第1金属膜パ ターン形成工程、

上記第1金民類の内、ゲート配数の掲子部を除き、且つ少なくとも補助容量器 紙の表面を歳化処理して、実電艦を被領する金民酸化膜を形成する第1金展表面 酸化処理工程、

験酸化処理工程後に,基板全面にゲート絶縁額を成職する絶縁膜成職工程、

上記ゲート電極位置のゲート絶要膜上に、所定パターンの非結晶 半導体膜を形成する半導体膜パターン形成工程。

金属酸化酸で核硬されていないゲート医療電子部、及び金額酸化酸で核硬され ている補助容量電極上の上配ゲート絶縁順を除去する絶縁膜線出工程、

上記非結晶半導体竣上に第2金属からなるソース電極とドレイン電極を形成すると同時に、上記ゲート絶縁戦から毎円した止配ゲート配線増子部上に鉄第2金属からなるゲート配線増子を形成する第2金属パクーン形成工程、

上記第2全属パターン形成工程前、またはその後に、ソース電極と結合される。 べく設けられる透明尊電波からなる図素電極を少なくとも上記ゲート絶縁跳から 電出した金融酸化被数を有する筋助容量電極上に形成する透明率電膜パターン形成工程。

を替えたことを特徴とする琢験トランジスタアレイの製造方法。